Dec 30, 2019

Veirlog学习记录-6-数字频率计的设计与实现(附完整工程)

Dec 30, 2019

Veirlog学习记录-5-循环移位数码管的设计与实现

Oct 06, 2019

Veirlog学习记录(4)分频模块+层次化的模块设计

Sep 19, 2019

Veirlog学习记录(3)--移位寄存器(左循环，右循环)的实现

Sep 19, 2019

Veirlog学习记录(2)--十(多)进制可加可减计数器的实现

Aug 09, 2019

Veirlog学习记录(1)--十进制计数器